Cadence持續(xù)投資　AI功能全面滲透IC設計流程

  ICC訊 益華電腦(Cadence)近年來一直將人工智慧(AI)技術視為EDA工具未來的重點發(fā)展方向，陸續(xù)在自家的工具中添加了越來越多基于AI技術實作的功能。如今，這些努力已獲得客戶的認同，并且被應用在產品開發(fā)流程中。Cadence近日宣布，其Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)已被客戶運用于其新產品的量產計劃。Cerebrus提供自動化和擴展數位晶片設計能力，能為客戶優(yōu)化功耗、效能和面積(PPA)，以及提高工程生產力，因而獲得客戶的青睞。另一方面，在晶片設計驗證/簽核方面，Cadence的工具也開始內建越來越多AI功能，以提高工程師的生產力。

  Cadence Cerebrus擁有獨特的強化學習引擎，可自動優(yōu)化軟體工具和晶片設計選項，提供更好的PPA，進而大幅減少工程端的負荷和整體流片時間。例如，Cadence Cerebrus 布局優(yōu)化功能，使客戶能夠擁有超越常人的設計潛力，進而縮小晶片尺寸。因此，Cadence Cerebrus與完整的Cadence數位產品線相結合，藉由業(yè)界最先進從合成、設計實現到簽核的完整數位全流程，提供了突破性的工程設計優(yōu)勢。

  Cadence資深副總裁暨數位與簽核事業(yè)群總經理滕晉慶表示，該公司一直在尋找新的方法來幫助其客戶提高生產力，而Cadence Cerebrus的AI功能可減少耗時的手動作業(yè)，使工程師能專注于更重要的專案。在Cadence推出Cerebrus后的一年內，就顯著地看到我們的客戶快速採用并開始實現產品的全部潛力。如聯發(fā)科技和瑞薩電子(Renesas)都因為採用Cerebrus，獲得PPA改善和生產力提升的效益，因此他們現在已經在量產計畫中廣泛採用了該工具。

  聯發(fā)科技硅產品開發(fā)部門資深副總經理謝有慶就指出，提供最佳的PPA一直是聯發(fā)科技追求的目標。在SoC模塊設計上，以AI技術為核心的Cerebrus布局規(guī)劃優(yōu)化功能.可將該模塊晶片的面積縮小5%，并將功耗降低6%以上。在獲得生產力提升、PPA更加優(yōu)化且更易于整合到聯發(fā)科技CAD流程等全面優(yōu)勢之后，我們選擇採用Cadence Cerebrus方案于我們的量產流程中。

  專門為汽車、工業(yè)、物聯網等應用提供微控制器(MCU)、類比和電源方案的瑞薩電子，也因為導入Cerebrus獲得PPA改善，生產力提升的效益。瑞薩電子公司共享研發(fā)EDA部門的副總裁Toshinori Inoshita表示，該公司需要能夠改進各種節(jié)點和設計類型PPA的自動化方法，藉由採用并優(yōu)化Cadence Cerebrus，滿足我們所有特別的設計需求，并取得了許多顯著的設計成果。在先進製程CPU設計中，我們體驗到了更好的性能，在總體負時序裕量(TNS)提高了75%。此外，Cerebrus大幅降低了關鍵MCU設計的洩漏功率，讓我們進一步提高性能和生產力，并縮短流片時間。

  除了傳統IC設計流程外，Cadence在設計驗證/簽核工具方面，也持續(xù)添加更多AI功能。在Cerebrus的基礎上，Cadence近日發(fā)表了Optimality智慧系統引擎(Intelligent System Explorer)，可實現電子系統的多學科分析和優(yōu)化(MDAO)。利用類似 Cadence Cerebrus 中的AI 技術產生突破性的結果，Optimality Explorer 提供的優(yōu)化設計比傳統手動方法平均快 10 倍，更在某些設計上實現了高達 100 倍的加速。Optimality Explorer迎向市場推出業(yè)界首創(chuàng)的產品，一個AI驅動、實現MDAO的In-design多物理場系統分析解決方案，進一步擴展了Cadence的系統分析領先地位。

  Cadence 3D電磁(EM)分析的Clarity 3D求解器，與SI和PI分析的Sigrity X 技術是首批採用Optimality Explorer的產品。隨著 Optimality Explorer的推出，Clarity和Sigrity X求解器能夠協助設計團隊探索整個設計空間，并快速有效地優(yōu)化設計。