華為公布“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”專利

  ICC訊 5 月 6 日消息，國(guó)家知識(shí)產(chǎn)權(quán)局信息顯示，今日，華為技術(shù)有限公司公開(kāi)了“芯片堆疊封裝結(jié)構(gòu)及其封裝方法、電子設(shè)備”專利，公布號(hào)為 CN114450786A。

  IT之家了解到，專利摘要顯示，該申請(qǐng)涉及電子技術(shù)領(lǐng)域，用于解決如何將多個(gè)副芯片堆疊單元可靠的鍵合在同一主芯片堆疊單元上的問(wèn)題。

  專利文件顯示，芯片堆疊封裝結(jié)構(gòu)包括：

  主芯片堆疊單元，具有位于第一表面上的絕緣且間隔設(shè)置的多個(gè)主管腳;

  第一鍵合層，設(shè)置于第一表面上;第一鍵合層包括絕緣且間隔設(shè)置的多個(gè)鍵合組件;

  多個(gè)鍵合組件中的每個(gè)包括至少一個(gè)鍵合部，任意兩個(gè)鍵合部絕緣設(shè)置，且任意兩個(gè)鍵合部的橫截面積相同;多個(gè)鍵合組件分別與多個(gè)主管腳鍵合;

  多個(gè)副芯片堆疊單元，設(shè)置于第一鍵合層遠(yuǎn)離主芯片堆疊單元一側(cè)的表面;

  副芯片堆疊單元具有絕緣且間隔設(shè)置的多個(gè)微凸點(diǎn);多個(gè)微凸點(diǎn)中的每個(gè)與多個(gè)鍵合組件中的一個(gè)鍵合。