用戶名: 密碼: 驗證碼:

富士通利用FPGA Accelerators開發(fā)WAN加速技術

摘要:富士通實驗室(Fujitsu Laboratories Ltd)公布了WAN加速技術的發(fā)展,該技術的傳輸速度高達40Gbps,用于在云間傳輸大量的數據,該技術還使用了實時編程的服務器。

  ICCSZ訊(編譯:Vicki)富士通實驗室(Fujitsu Laboratories Ltd)宣布了WAN加速技術的發(fā)展,該技術的傳輸速度高達40Gbps,用于在云間傳輸大量的數據,該技術還使用了實時編程的服務器。

  近年來,隨著云的發(fā)展,已經有一種提高數據和服務器管理和維護效率的方法,通過遷移數據來提高數據和服務器管理。此外,如圖所示的傳輸,使用了物聯(lián)網和人工智能等,人們對工作和業(yè)務轉型中大量數據的分析和使用有很高的期望??紤]到這一點,在云層之間通過WAN的數據量有了爆炸性的增長,這刺激了下一代WAN 加速技術的需求,這種技術能夠在云間高速傳輸巨大的數據。

  WAN加速技術通過壓縮或重復數據傳輸來降低數據量,從而提高有效傳輸速度。在使用10Gbps網絡傳輸更高速度的數據時,需要處理的數據量非常大,服務器瓶頸的壓縮和刪除處理速度非???。因此,為了提高實時操作,需要有一個可以在更高的速度下操作的cpu,或者是速度更快的WAN加速技術。

  富士通實驗室開發(fā)了FPGA并行化技術,可以大大減少所需的處理壓縮和重復數據刪除的時間,以及在一個FPGA高度并行配置中處理無損壓縮,通過使高度并行運行的計算單位提供數據在適當的時間預測的基礎上完成計算。

 

  再這之前,在確定是否將無損壓縮應用于數據的數據復制時,需要讀取兩次數據,在FPGA上執(zhí)行復制標識之前和之后,增加overhead,防止系統(tǒng)提供足夠的性能?,F在,通過合并處理切換到FPGA,重復識別預處理和FPGA的壓縮處理,并使用處理序列,控制壓縮處理結果反映在CPU上基于重復鑒定的結果,這種技術可以降低CPU和FPGA之間的overhead的重載輸入數據和控制交流。這減少了由于數據的切換和CPU和FPGA之間的控制,實現了CPU和FPGA加速器的高效協(xié)調運行。

內容來自:訊石光通訊咨詢網
本文地址:http://m.odinmetals.com//Site/CN/News/2017/12/13/20171213022619956830.htm 轉載請保留文章出處
關鍵字: 富士通 WAN加速技術
文章標題:富士通利用FPGA Accelerators開發(fā)WAN加速技術
【加入收藏夾】  【推薦給好友】 
免責聲明:凡本網注明“訊石光通訊咨詢網”的所有作品,版權均屬于光通訊咨詢網,未經本網授權不得轉載、摘編或利用其它方式使用上述作品。 已經本網授權使用作品的,應在授權范圍內使用,反上述聲明者,本網將追究其相關法律責任。
※我們誠邀媒體同行合作! 聯(lián)系方式:訊石光通訊咨詢網新聞中心 電話:0755-82960080-168   Right