住友電工在LDPC碼系統(tǒng)中采用Stratix GX FPGAs

（光通訊咨詢網(wǎng)消息）住友電氣工業(yè)在它的低密度奇偶校驗碼（low-density parity-check LDPC）系統(tǒng)中采用Altera 的40-nm Stratix IV GX FPGA技術(shù)，以發(fā)展一個高速測量系統(tǒng)，為高速數(shù)字信號處理（DSP）驗證前向糾錯（FEC）碼。 

        住友電工的LDPC碼系統(tǒng)以應用為目標，如圖像處理、下一代光存儲、高清晰度（HD）數(shù)字視頻廣播，移動寬帶通信和光網(wǎng)絡。

       “Altera的Stratix IV GX FPGA為我們提供了一個具有經(jīng)濟效益的、單芯片解決方案，提供一流的性能和數(shù)據(jù)傳輸速度，使我們在LDPC碼系統(tǒng)中實現(xiàn)了超過100Gbps的性能。”住友電工信息與通信實驗室傳輸系統(tǒng)部的總經(jīng)理助理Takashi Maehata,說：“如果沒有采用Stratix IV GX FPGAs和速率高達8.5 Gbps的集成收發(fā)器，我們是不可能獲得這一性能的。由于使用了Altera的Stratix IV GX FPGAs，我們的LDPC碼達到了132 Gbps編碼和24.48 - Gbps解碼的系統(tǒng)吞吐量。” Stratix IV GX FPGA基于LDPC碼系統(tǒng)，連接一個多千兆位模擬/數(shù)字轉(zhuǎn)換器（ADC），并具有一個Nios II嵌入式處理器。該嵌入式處理器管理了一個TCP / IP協(xié)議書并使得LDPC編碼器和解碼器更加便利。