Altera推出最新StratixVFPGA解決方案

        借助與TSMC長達17年的合作關系，Altera公司選擇TSMC28nm高性能(28HP)HKMG工藝，以優(yōu)化StratixVFPGA低功耗工藝。28HP工藝同時支持StratixVFPGA，提供28Gbps高功速收發(fā)器，適用于超寬帶應用。
　　
        StratixVFPGA基于StratixIVFPGA的高性能體系結構，通過關鍵體系結構創(chuàng)新，前所未有地提高了系統(tǒng)集成度，實現(xiàn)了非常靈活的系統(tǒng)，幫助設計人員獲得更大的帶寬，更低的功耗。這些創(chuàng)新包括引入嵌入式HardCopy模塊、28G收發(fā)器以及部分重新配置功能。
　　
        嵌入式HardCopy模塊用來實現(xiàn)硬核或者需要消耗大量邏輯的模塊，例如接口協(xié)議、特定的功能應用和專業(yè)定制IP等。StratixVFPGA集成的這些特性使得這款FPGA可以應用于眾多大帶寬的應用，例如，PCIExpress(PCIeR)Gen1/Gen2/Gen3和40G、100G等。
　　
        嵌入式HardCopy模塊使用戶能夠提高FPGA容量，在單芯片中集成更多的功能，不會增加功耗和成本。如果芯片中沒有包含嵌入式HardCopy模塊，那么隨著FPGA設計密度的加倍，設計人員必須使用較大的FPGA，不但增加了成本，而且靜態(tài)功耗也增加了一倍。
　　
        利用StratixVFPGA中豐富的硬核IP模塊，設計人員顯著降低了設計的功耗和成本，同時滿足了目標應用的寬帶要求。與軟核邏輯實現(xiàn)相比，使用硬核IP實現(xiàn)的設計功耗低65%，性能提高2倍，可以確保達到時序收斂。此外，硬核IP模塊使設計人員能夠使用密度較小的FPGA，這也達到了降低成本和功耗的目的。
　　
        Altera在28nm引入的另一關鍵創(chuàng)新是高功效28Gbps高速串行收發(fā)器。這些28Gbps收發(fā)器設計用于芯片至芯片或者芯片至模塊的數(shù)據(jù)傳輸，用于滿足固網(wǎng)市場光模塊接口向28Gbps的發(fā)展趨勢。
　　
        部分重新配置功能是指能夠重新配置部分FPGA，而器件其他部分仍然正常運行。設計人員使用這一特性的一個主要優(yōu)勢在于降低了器件密度，從而減小了功耗，降低了成本。這一技術的重要應用包括可重配置通信系統(tǒng)以及高性能計算平臺。

        控制FPGA功耗最顯著的一項技術創(chuàng)新是使用可編程功耗技術。可編程功耗技術能夠降低靜態(tài)功耗，而且對設計性能不會有影響。通過改變晶體管的電氣特性，StratixVFPGA可編程功耗技術以高速邏輯和低功耗邏輯的最佳組合實現(xiàn)了性能與功耗的完美平衡。
　　
        Altera在降低功耗方面引入的另一創(chuàng)新是通用I/O模塊。StratixVFPGA提供豐富的I/O特性，在支持設計人員控制功耗的同時保持產(chǎn)品性能。
　　
        在改進工藝和創(chuàng)新體系結構的同時，Altera在QuartusII軟件的功耗優(yōu)化算法方面進行了大量的投入。功耗驅(qū)動的編譯流程致力于降低設計的總功耗，它包括功耗驅(qū)動綜合和功耗驅(qū)動布局布線功能兩部分。設計工程師將時序約束簡單地設置為設計輸入過程的一部分，對設計進行綜合，可滿足性能要求。QuartusII自動平衡每個模塊功能和性能需求，并通過功耗導向的布局布線及時鐘技術來降低總功耗。QuartusII軟件含有功耗優(yōu)化向?qū)Чδ埽鶕?jù)當前的工程設置，提供某些功耗優(yōu)化建議。功耗顧問為設計人員介紹功耗分析最佳策略，向設計人員提出功耗優(yōu)化建議，這樣，設計人員可以充分利用硬件和軟件功能來降低設計功耗。
　　
        Altera全面的解決方案幫助StratixV用戶獲得了很多優(yōu)勢，這是一款性能更好、功耗更低的FPGA，通過大量的硬核IP增強集成度，極大地提高了靈活性，StratixVFPGA是寬帶和低功耗高端應用的理想器件。