用戶名: 密碼: 驗證碼:

Credo發(fā)布3.2T BlueJay重定時器Chiplet

訊石光通訊網   發(fā)布時間:2021/12/3 8:45:01  編者:Nina
摘要：Credo BlueJay小芯片具有56Gbps通道速率，針對用于高級交換、高性能計算、人工智能 (AI) 和機器學習應用的多芯片模塊 (MCM) ASIC。

  ICC訊（編譯：Nina）Credo推出3.2Tbps BlueJay重定時器小芯片（Chiplet），旨在支持64通道的56Gbps PAM4 LR DSP連接。BlueJay小芯片針對用于高級交換、高性能計算、人工智能 (AI) 和機器學習應用的多芯片模塊 (Multi-chip-module，MCM) ASIC。

  Credo聲稱，這款重定時器小芯片使用超低功耗線束 (Bunch of Wires，BoW) 芯片到芯片接口，來與主機端的MCM片上系統(tǒng) (System-on-chip，SoC) 內核通信。寬總線BoW接口針對高性能計算應用的TSMC CoWoS封裝技術進行了優(yōu)化。在線路側方面，小芯片支持64通道的56G PAM4 LR SerDes，Credo稱這使其能在各種系統(tǒng)級配置中順利集成。Credo補充說，SerDes的設計使BlueJay小芯片能夠以臺積電的28納米工藝制造。

  使用將SerDes移到片外的小芯片方法，可以釋放多達30%的ASIC芯片面積，以用于其他功能，例如額外的計算、提高的交換性能和更深的路由表。Credo全球銷售副總裁Michael Girvan Lampe表示：“集成小芯片使我們的客戶能夠以更高的性能加速ASIC設計，以支持高級交換、存儲、高性能計算、人工智能、機器學習和服務提供商應用。這些數據密集型應用對下一代ASIC提出了廣泛的架構要求?！?

  650 Group創(chuàng)始人兼技術分析師Alan Weckel評論道：“網絡和數據中心架構基礎設施正從400Gbps過渡到800Gbps甚至更高，需要結合數字核心和模擬接口功能的更高性能、更低功耗的ASIC。然而，在單片ASIC組件中實現(xiàn)性能具有挑戰(zhàn)性，因為模擬和數字處理節(jié)點以不同的速度發(fā)展。使用Credo重定時器小芯片的多芯片模塊將模擬接口與數字核心ASIC分離，從而降低成本、降低風險并加快過渡周期?！?

內容來自：訊石光通訊咨詢網
本文地址：http://m.odinmetals.com//Site/CN/News/2021/12/03/20211203004554412787.htm 轉載請保留文章出處
關鍵字: Credo 訊石 光通信 光通訊
文章標題:Credo發(fā)布3.2T BlueJay重定時器Chiplet
【加入收藏夾】  【推薦給好友】 
1、凡本網注明“來源：訊石光通訊網”及標有原創(chuàng)的所有作品，版權均屬于訊石光通訊網。未經允許禁止轉載、摘編及鏡像，違者必究。對于經過授權可以轉載我方內容的單位，也必須保持轉載文章、圖像、音視頻的完整性，并完整標注作者信息和本站來源。
2、免責聲明，凡本網注明“來源：XXX（非訊石光通訊網）”的作品，均為轉載自其它媒體，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責。因可能存在第三方轉載無法確定原網地址，若作品內容、版權爭議和其它問題，請聯(lián)系本網，將第一時間刪除。
聯(lián)系方式：訊石光通訊網新聞中心　電話：0755-82960080-168   Right