臺(tái)積電最新工藝路線圖：2nm正式亮相

  ICC訊    在其 2022 年技術(shù)研討會(huì)上，臺(tái)積電正式公布了其 N2(2 納米級(jí))制造技術(shù)，該技術(shù)計(jì)劃于 2025 年某個(gè)時(shí)間投入生產(chǎn)，并將成為臺(tái)積電第一個(gè)使用其基于納米片的柵極全方位場效應(yīng)的節(jié)點(diǎn)晶體管(GAAFET)。新節(jié)點(diǎn)將使芯片設(shè)計(jì)人員能夠顯著降低其產(chǎn)品的功耗，但速度和晶體管密度的改進(jìn)似乎不太明顯。

  臺(tái)積電的 N2 是一個(gè)全新的平臺(tái)，廣泛使用 EUV 光刻技術(shù)，并引入了 GAAFET(臺(tái)積電稱之為納米片晶體管)以及背面供電。新的環(huán)柵晶體管結(jié)構(gòu)具有廣為人知的優(yōu)勢，例如大大降低了漏電流(現(xiàn)在柵極圍繞溝道的所有四個(gè)邊)以及調(diào)節(jié)溝道寬度以提高性能或降低功耗的能力. 至于背面電源軌，它通常旨在為晶體管提供更好的電力輸送，為后端 (BEOL) 中電阻增加的問題提供解決方案。新的電源傳輸旨方案在提高晶體管性能并降低功耗。

  從功能集的角度來看，臺(tái)積電的 N2 看起來是一項(xiàng)非常有前途的技術(shù)。至于實(shí)際數(shù)字，臺(tái)積電承諾 N2 將讓芯片設(shè)計(jì)人員在相同功率和晶體管數(shù)量下將性能提升 10% 至 15%，或者在相同頻率和復(fù)雜度下將功耗降低 25% 至 30%，同時(shí)，與N3E 節(jié)點(diǎn)相比，芯片密度增加了 1.1 倍以上。

  與 N3E 相比，臺(tái)積電 N2 節(jié)點(diǎn)帶來的性能提升和功耗降低與代工廠的新節(jié)點(diǎn)通常帶來的效果一致。但所謂的芯片密度提升(應(yīng)該反映晶體管密度增益)僅略高于 10% ，這并不是特別鼓舞人心，特別是考慮到與普通 N3 相比，N3E 已經(jīng)提供了略低的晶體管密度。

  請記住，如今 SRAM 和模擬電路幾乎無法擴(kuò)展，因此這些天可能會(huì)預(yù)期實(shí)際芯片的晶體管密度會(huì)出現(xiàn)平庸的改進(jìn)。然而，對于 GPU 和其他基于晶體管數(shù)量快速增加而生死攸關(guān)的芯片而言，三年內(nèi)芯片密度大約提高 10% 肯定不是好消息。

  當(dāng)臺(tái)積電的 N2 投入生產(chǎn)時(shí)，該公司還將擁有密度優(yōu)化的 N3S 節(jié)點(diǎn)，看來代工廠將擁有兩種基于不同類型晶體管的工藝技術(shù)，但提供非常相似的晶體管密度，這在以前從未發(fā)生過。

  像往常一樣，臺(tái)積電將為其 N2 節(jié)點(diǎn)提供各種功能和選擇，以允許芯片設(shè)計(jì)人員針對移動(dòng)和高性能計(jì)算設(shè)計(jì)等進(jìn)行優(yōu)化(請注意，臺(tái)積電將 HPC 稱為非移動(dòng)、汽車或?qū)I(yè)的一切。包括從低功耗筆記本電腦 CPU 到針對超級(jí)計(jì)算機(jī)的高端計(jì)算 GPU)。

  此外，平臺(tái)產(chǎn)品包括臺(tái)積電稱之為“chiplet integration”的東西，這可能意味著臺(tái)積電使其客戶能夠輕松地將 N2 芯片集成到使用各種節(jié)點(diǎn)制造的multi-chiplet封裝中。由于晶體管密度擴(kuò)展正在放緩并且新工藝技術(shù)的使用成本越來越高，因此multi-chiplet封裝將在未來幾年變得更加普遍，因?yàn)殚_發(fā)人員將使用它們來優(yōu)化他們的設(shè)計(jì)和成本。

  臺(tái)積電預(yù)計(jì)會(huì)在 2024 年下半年開始使用其 N2 制造工藝風(fēng)險(xiǎn)試產(chǎn)，這意味著該技術(shù)應(yīng)該在 2025 年下半年可用于商業(yè)產(chǎn)品的大批量制造 (HVM)。但是，考慮到現(xiàn)代半導(dǎo)體生產(chǎn)周期的長度，如果一切按計(jì)劃進(jìn)行，預(yù)計(jì)第一批 N2 芯片將在 2025 年末或 2026 年上市可能更為務(wù)實(shí)。

  未來三年，五種3nm工藝

  在技術(shù)研討會(huì)上，臺(tái)積電宣布的關(guān)鍵事項(xiàng)之一是其屬于其 N3(3 納米級(jí))和 N2(2 納米級(jí))系列的領(lǐng)先節(jié)點(diǎn)，這些節(jié)點(diǎn)將在未來幾年用于制造先進(jìn)的 CPU、GPU 和 SoC .

  N3：未來三年的五個(gè)節(jié)點(diǎn)

  隨著制造工藝變得越來越復(fù)雜，它們的尋路、研究和開發(fā)時(shí)間也變得越來越長，因此我們不再看到臺(tái)積電和其他代工廠每兩年就會(huì)出現(xiàn)一個(gè)全新的節(jié)點(diǎn)。在 N3 中，臺(tái)積電的新節(jié)點(diǎn)引入節(jié)奏將擴(kuò)大到 2.5 年左右，而在 N2 中，它將延長到 3 年左右。

  這意味著臺(tái)積電將需要提供 N3 的增強(qiáng)版本，以滿足其客戶的需求，這些客戶仍在尋求每瓦性能的改進(jìn)以及晶體管密度每年左右的提升。臺(tái)積電及其客戶需要多個(gè)版本的 N3 的另一個(gè)原因是，代工廠的 N2 依賴于使用納米片實(shí)現(xiàn)的全新柵極環(huán)繞場效應(yīng)晶體管 (GAA FET)，預(yù)計(jì)這將帶來更高的成本、新的設(shè)計(jì)方法、新 IP 和許多其他變化。雖然尖端芯片的開發(fā)人員將很快轉(zhuǎn)向 N2，但臺(tái)積電的許多普通客戶將在未來幾年堅(jiān)持使用各種 N3 技術(shù)。

  在其 2022 年臺(tái)積電技術(shù)研討會(huì)上，該代工廠談到了將在未來幾年推出的四種 N3 衍生制造工藝(總共五個(gè) 3 納米級(jí)節(jié)點(diǎn))——N3E、N3P、N3S 和 N3X。這些 N3 變體旨在為超高性能應(yīng)用提供改進(jìn)的工藝窗口、更高的性能、增加的晶體管密度和增強(qiáng)的電壓。所有這些技術(shù)都將支持 FinFlex，這是 TSMC 的“秘密武器”功能，極大地增強(qiáng)了他們的設(shè)計(jì)靈活性，并允許芯片設(shè)計(jì)人員精確優(yōu)化性能、功耗和成本。

  *請注意，臺(tái)積電在 2020 年左右才開始分別發(fā)布針對模擬、邏輯和 SRAM 的晶體管密度增強(qiáng)。其中一些數(shù)字仍然反映了由 50% 邏輯、30% SRAM 和 20% 模擬組成的“混合”密度

  N3 和 N3E：HVM 步入正軌

  臺(tái)積電的第一個(gè) 3 納米級(jí)節(jié)點(diǎn)稱為 N3，該節(jié)點(diǎn)有望在今年下半年開始大批量制造 (HVM)。實(shí)際芯片將于 2023 年初交付給客戶。該技術(shù)主要針對早期采用者(如Apple 等)，他們可以投資于領(lǐng)先的設(shè)計(jì)，并從前沿節(jié)點(diǎn)提供的性能、功率和面積 (PPA) 中受益。但由于它是為特定類型的應(yīng)用量身定制的，因此 N3 的工藝窗口相對較窄(產(chǎn)生確定結(jié)果的一系列參數(shù))，就良率而言，它可能并不適合所有應(yīng)用。

  這就是 N3E 發(fā)揮作用的時(shí)候。

  新技術(shù)提高了性能，降低了功耗，增加了工藝窗口，從而提高了良率。但權(quán)衡是該節(jié)點(diǎn)的邏輯密度略有降低。與 N5 相比，N3E 將提供 34% 的功耗降低(在相同的速度和復(fù)雜性下)或 18% 的性能提升(在相同的功率和復(fù)雜性下)，并將邏輯晶體管密度提高 1.6 倍。

  值得注意的是，根據(jù)臺(tái)積電的數(shù)據(jù)，N3E 將提供比 N4X更高的時(shí)鐘速度 (2023 年到期)。不過后者也將支持超高驅(qū)動(dòng)電流和1.2V以上的電壓，在這一點(diǎn)上它將能夠提供無與倫比的性能，但功耗非常高。

  總的來說，N3E 看起來是比 N3 更通用的節(jié)點(diǎn)，這就是為什么臺(tái)積電在這一點(diǎn)上擁有更多的“3nm 流片”，而不是在其類似的開發(fā)階段擁有 5nm 級(jí)節(jié)點(diǎn)也就不足為奇了.

  使用 N3E 的芯片的風(fēng)險(xiǎn)生產(chǎn)將在未來幾周(即 2022 年第二季度或第三季度)開始，HVM 將在 2023 年中期開始(同樣，臺(tái)積電沒有透露我們是在談?wù)摰诙径冗€是第三季度)。因此，預(yù)計(jì)商業(yè) N3E 芯片將在 2023 年底或 2024 年初上市。

  N3P、N3S 和 N3X：性能、密度、電壓

  N3 的改進(jìn)并不止于 N3E。臺(tái)積電將在 2024 年左右的某個(gè)時(shí)間推出 N3P，這是其制造工藝的性能增強(qiáng)版本，以及 N3S，該節(jié)點(diǎn)的密度增強(qiáng)版本。不幸的是，臺(tái)積電目前沒有透露這些變體將提供哪些改進(jìn)到基線 N3。事實(shí)上，此時(shí)臺(tái)積電在其路線圖的所有版本中甚至都沒有展示 N3S，因此嘗試猜測其特性確實(shí)不是一個(gè)好生意。

  最后，對于那些無論功耗和成本都需要超高性能的客戶，臺(tái)積電將提供N3X，它本質(zhì)上是N4X的意識(shí)形態(tài)接班人。同樣，臺(tái)積電沒有透露有關(guān)該節(jié)點(diǎn)的詳細(xì)信息，只是表示它將支持高驅(qū)動(dòng)電流和電壓。我們可能會(huì)推測 N4X 可以使用背面供電，但由于我們談?wù)摰氖腔?FinFET 的節(jié)點(diǎn)，而臺(tái)積電只會(huì)在基于納米片的 N2 中實(shí)現(xiàn)背面供電軌，我們不確定情況是否如此。盡管如此，在電壓增加和性能增強(qiáng)方面，臺(tái)積電可能有許多優(yōu)勢。

  FinFlex：N3 的秘訣

  說到增強(qiáng)功能，我們絕對應(yīng)該提到臺(tái)積電 N3 的秘訣：FinFlex 技術(shù)。簡而言之，F(xiàn)inFlex 允許芯片設(shè)計(jì)人員精確地定制他們的構(gòu)建模塊，以實(shí)現(xiàn)更高的性能、更高的密度和更低的功耗。

  當(dāng)使用基于 FinFET 的節(jié)點(diǎn)時(shí)，芯片設(shè)計(jì)人員可以在使用不同晶體管的不同庫之間進(jìn)行選擇。當(dāng)開發(fā)人員需要以性能為代價(jià)來最小化裸片尺寸并節(jié)省功耗時(shí)，他們會(huì)使用雙柵極單鰭 (2-1) FinFET(見圖)。但是，當(dāng)他們需要在芯片尺寸和更高功率的權(quán)衡下最大限度地提高性能時(shí)，他們會(huì)使用三柵極雙鰭 (3-2) 晶體管。當(dāng)開發(fā)人員需要平衡時(shí)，他們會(huì)選擇雙柵極雙鰭 (2-2) FinFET。

  目前，芯片設(shè)計(jì)人員必須為整個(gè)芯片或 SoC 設(shè)計(jì)中的整個(gè)模塊堅(jiān)持一種庫/晶體管類型。例如，可以使用 3-2 個(gè) FinFET 來實(shí)現(xiàn) CPU 內(nèi)核以使其運(yùn)行更快，或者使用 2-1 個(gè) FinFET 來降低其功耗和占用空間。

  這是一個(gè)公平的權(quán)衡，但它并不適用于所有情況，尤其是當(dāng)我們談?wù)撌褂帽痊F(xiàn)有技術(shù)更昂貴的 3 納米級(jí)節(jié)點(diǎn)時(shí)。

  對于 N3，臺(tái)積電的 FinFlex 技術(shù)將允許芯片設(shè)計(jì)人員在一個(gè)模塊內(nèi)混合和匹配不同類型的 FinFET，以精確定制性能、功耗和面積。對于像 CPU 內(nèi)核這樣的復(fù)雜結(jié)構(gòu)，這樣的優(yōu)化提供了很多提高內(nèi)核性能的機(jī)會(huì)，同時(shí)仍然優(yōu)化了裸片尺寸。因此，我們渴望看到 SoC 設(shè)計(jì)人員將如何在即將到來的 N3 時(shí)代利用 FinFlex。

  FinFlex 不能替代節(jié)點(diǎn)專業(yè)化(性能、密度、電壓)，因?yàn)?A href="http://m.odinmetals.com/site/CN/Search.aspx?page=1&keywords=%e5%b7%a5%e8%89%ba&column_id=ALL&station=%E5%85%A8%E9%83%A8" target="_blank">工藝技術(shù)比單一工藝技術(shù)中的庫或晶體管結(jié)構(gòu)有更大的差異，但 FinFlex 看起來是優(yōu)化性能、功率和成本的好方法臺(tái)積電的 N3 節(jié)點(diǎn)。最終，這項(xiàng)技術(shù)將使 FinFET 的靈活性更接近基于納米片的 GAAFET 的靈活性，后者將提供可調(diào)節(jié)的通道寬度，以獲得更高的性能或降低功耗。

  與臺(tái)積電的 N7 和 N5 一樣，N3 將成為世界上最大的半導(dǎo)體對比度制造商的另一個(gè)持久節(jié)點(diǎn)系列。尤其是隨著臺(tái)積電在 2nm 階段轉(zhuǎn)向基于納米片的 GAAFET，3nm 系列將成為該公司“經(jīng)典”前沿 FinFET 節(jié)點(diǎn)的最后一個(gè)系列，許多客戶將堅(jiān)持使用幾年(或者更多)。

  反過來，這也是臺(tái)積電為不同應(yīng)用準(zhǔn)備多個(gè)版本的 N3 以及 FinFlex 技術(shù)的原因，以便為芯片設(shè)計(jì)人員的設(shè)計(jì)提供一些額外的靈活性。

  首批 N3 芯片將在未來幾個(gè)月內(nèi)投入生產(chǎn)，并于 2023 年初上市。同時(shí)，臺(tái)積電在 2025 年推出 N2 工藝技術(shù)后，仍將繼續(xù)使用其 N3 節(jié)點(diǎn)生產(chǎn)半導(dǎo)體。

  成熟產(chǎn)能擴(kuò)產(chǎn)50%

  臺(tái)積電今天下午透露，到 2025 年，其成熟和專業(yè)節(jié)點(diǎn)的產(chǎn)能將擴(kuò)大約 50%。該計(jì)劃包括在中國臺(tái)灣、日本和中國大陸建設(shè)大量新晶圓廠。此舉將進(jìn)一步加劇臺(tái)積電與格芯、聯(lián)電、中芯國際等芯片代工廠商之間的競爭。

  當(dāng)我們在 AnandTech 談?wù)摴韫饪碳夹g(shù)時(shí)，我們主要介紹用于生產(chǎn)先進(jìn) CPU、GPU 和移動(dòng) SoC 的前沿節(jié)點(diǎn)，因?yàn)檫@些都是推動(dòng)進(jìn)步的設(shè)備。但是有數(shù)百種設(shè)備是基于成熟或?qū)I(yè)的工藝技術(shù)制造的，這些設(shè)備與那些復(fù)雜的處理器一起使用，或者為對我們的日常生活產(chǎn)生重大影響并且近年來變得越來越重要的新興智能設(shè)備提供動(dòng)力。

  近年來，各種計(jì)算和智能設(shè)備的需求激增，引發(fā)了全球芯片供應(yīng)危機(jī)，進(jìn)而影響到汽車、消費(fèi)電子、PC和眾多相鄰行業(yè)。

  現(xiàn)代智能手機(jī)、智能家電和個(gè)人電腦已經(jīng)使用了數(shù)十種芯片和傳感器，而這些芯片的數(shù)量(和復(fù)雜性)只會(huì)越來越多。這些零件使用更先進(jìn)的專業(yè)節(jié)點(diǎn)，這也是臺(tái)積電等公司必須擴(kuò)大原本“舊”節(jié)點(diǎn)的產(chǎn)能以滿足未來幾年不斷增長的需求的原因之一。

  但還有另一個(gè)市場即將爆發(fā)：智能汽車。汽車已經(jīng)使用了數(shù)百個(gè)芯片，汽車的半導(dǎo)體含量也在不斷增長。據(jù)估計(jì)，幾年后每輛汽車的芯片數(shù)量將達(dá)到 1,500 個(gè)左右——而且必須有人制造它們。這就是為什么臺(tái)積電的競爭對手 GlobalFoundries 和中芯國際在過去幾年一直在增加對新產(chǎn)能的投資。

  臺(tái)積電在半導(dǎo)體行業(yè)擁有最大的資本支出預(yù)算(僅受到三星的挑戰(zhàn))，近年來對其成熟和專業(yè)的節(jié)點(diǎn)生產(chǎn)計(jì)劃相對安靜。但在 2022 年臺(tái)積電技術(shù)研討會(huì)上，該公司正式概述了其計(jì)劃。

  該公司正在為成熟和專業(yè)節(jié)點(diǎn)投資四個(gè)新設(shè)施：

  位于日本熊本的Fab 23 第一期 。該半導(dǎo)體制造工廠將使用臺(tái)積電的 N12、N16、N22 和 N28 節(jié)點(diǎn)制造芯片，并將擁有每月高達(dá) 45,000 片 300 毫米晶圓的生產(chǎn)能力。

  臺(tái)灣臺(tái)南 Fab 14 第 8 期。

  臺(tái)灣高雄 Fab 22 二期。

  位于中國南京的 Fab 16 1B 期。臺(tái)積電目前在中國生產(chǎn)其 N28 芯片，不過曾有傳言稱新階段能夠使用更先進(jìn)的節(jié)點(diǎn)制造芯片。

  在未來三年內(nèi)將成熟/專業(yè)化產(chǎn)能提高 50% 對公司來說是一個(gè)重大轉(zhuǎn)變，這將提高臺(tái)積電在市場上的競爭地位?；蛟S更重要的是，該公司的專業(yè)節(jié)點(diǎn)主要基于其通用節(jié)點(diǎn)，這允許至少一些公司將他們曾經(jīng)為計(jì)算或 RF 開發(fā)的 IP 重新用于新應(yīng)用程序。

  “[我們的] 專業(yè)技術(shù)非常獨(dú)特，因?yàn)樗谕ㄓ眉夹g(shù)平臺(tái) [邏輯技術(shù)平臺(tái)]，因此我們的獨(dú)特策略是讓我們的客戶共享或重用許多 [通用] IP，”臺(tái)積電業(yè)務(wù)發(fā)展副總裁、高級(jí)工程師 Kevin Zhang 說?！袄纾阌猩漕l能力，你在通用邏輯平臺(tái)上構(gòu)建射頻，但后來你發(fā)現(xiàn)'嘿，有人需要所謂的 ULV 功能來支持物聯(lián)網(wǎng)產(chǎn)品應(yīng)用。' 您想在一個(gè)通用平臺(tái)上構(gòu)建它，這樣您就可以允許不同的產(chǎn)品線能夠全面共享 IP，這對我們的客戶非常重要，因此我們確實(shí)希望提供一個(gè)集成平臺(tái)來滿足客戶的市場需求產(chǎn)品視角。

  還有其他優(yōu)點(diǎn)。例如，臺(tái)積電的 N6RF 允許芯片設(shè)計(jì)人員將高性能邏輯與 RF 相結(jié)合，從而使他們能夠構(gòu)建調(diào)制解調(diào)器等產(chǎn)品和其他更獨(dú)特的解決方案。許多公司已經(jīng)熟悉 TSMC 的 N6 邏輯節(jié)點(diǎn)，因此現(xiàn)在他們有機(jī)會(huì)將 RF 連接添加到受益于高性能的產(chǎn)品中。GlobalFoundries 也有類似的做法，但由于美國的代工廠沒有任何東西可以與臺(tái)積電的 N6 相提并論，因此臺(tái)積電在這方面具有無可爭辯的優(yōu)勢。

  憑借其成熟節(jié)點(diǎn)和專業(yè)技術(shù)的通用平臺(tái)方法，以及增加 50% 的容量，臺(tái)積電將能夠在未來幾年為全球提供更多用于智能和連接設(shè)備的芯片。此外，它還將通過顯著增加公司來自成熟和專業(yè)節(jié)點(diǎn)的收入以及增加對競爭對手的壓力來使臺(tái)積電受益。

  2024年引入High NA EUV光刻機(jī)

  臺(tái)積電高管周四表示，這家全球最大的芯片制造商將在 2024 年擁有下一個(gè)版本的 ASML Holding NV 最先進(jìn)的芯片制造工具。

  這種名為“high-NA EUV”的工具產(chǎn)生聚焦光束，在用于手機(jī)、筆記本電腦、汽車和人工智能設(shè)備(如智能揚(yáng)聲器)的計(jì)算機(jī)芯片上創(chuàng)建微觀電路。EUV 代表極紫外，即 ASML 最先進(jìn)機(jī)器使用的光波長。

  “臺(tái)積電將在 2024 年引入高 NA EUV 掃描儀，以開發(fā)客戶所需的相關(guān)基礎(chǔ)設(shè)施和圖案化解決方案，以推動(dòng)創(chuàng)新，”臺(tái)積電研發(fā)高級(jí)副總裁 YJ Mii 在硅谷舉行的臺(tái)積電技術(shù)研討會(huì)上表示。

  Mii沒有透露該設(shè)備何時(shí)用于大規(guī)模生產(chǎn)，該設(shè)備是用于制造更小更快芯片的第二代極紫外光刻工具。臺(tái)積電的競爭對手英特爾公司表示，它將在 2025 年之前將這些機(jī)器投入生產(chǎn)，并且它將是第一家收到該機(jī)器的公司。

  隨著英特爾進(jìn)入其他公司設(shè)計(jì)的芯片制造業(yè)務(wù)，它將與臺(tái)積電競爭這些客戶。

  臺(tái)積電業(yè)務(wù)發(fā)展高級(jí)副總裁張凱文澄清說，臺(tái)積電不會(huì)在 2024 年準(zhǔn)備好使用新的High NA EUV 工具進(jìn)行生產(chǎn)，但它將主要用于與合作伙伴的研究。

  “臺(tái)積電在 2024 年擁有它的重要性意味著他們可以更快地獲得最先進(jìn)的技術(shù)，”參加研討會(huì)的 TechInsights 的芯片經(jīng)濟(jì)學(xué)家 Dan Hutcheson 說。

  “High-NA EUV 是技術(shù)的下一個(gè)重大創(chuàng)新，它將使芯片技術(shù)處于領(lǐng)先地位，”Hutcheson 說。

  參考鏈接

  https://www.anandtech.com/show/17453/tsmc-unveils-n2-nanosheets-bring-significant-benefits

  https://www.anandtech.com/show/17452/tsmc-readies-five-3nm-process-technologies-with-finflex

  https://www.anandtech.com/show/17456/tsmc-to-expand-capacity-for-mature-and-specialty-nodes-by-50