Microchip推出業(yè)界首個太比特級安全以太網(wǎng)PHY系列

  ICC訊（編譯：Nina）上周一(2022年9月19日)--混合工作和網(wǎng)絡(luò)地理分布的增長刺激了對網(wǎng)絡(luò)基礎(chǔ)設(shè)施增加帶寬和安全性的需求，而這正在重新定義無邊界網(wǎng)絡(luò)。根據(jù)650 Group的數(shù)據(jù)，在AI/ML應(yīng)用的引領(lǐng)下，400G(每秒千兆位)和800G的總端口帶寬預(yù)計將以每年超過50%的速度增長。這種顯著的增長正在擴展到112G PAM4連接的過渡，不再只是云數(shù)據(jù)中心和電信服務(wù)提供商的交換機和路由器，而是企業(yè)以太網(wǎng)交換平臺。

  為了應(yīng)對這種市場變化，Microchip Technology Inc.(納斯達克:MCHP)(“Microchip”)推出新的META-DX2+ PHY系列--META-DX2以太網(wǎng)PHY(物理層)組合。這是業(yè)界首個集成1.6T(每秒太比特)線速端到端加密和端口聚合的解決方案，為企業(yè)以太網(wǎng)交換機、安全設(shè)備、云互連路由器和光傳輸系統(tǒng)在向112G PAM4連接過渡時保持最緊湊的占用空間。

  Microchip通信業(yè)務(wù)部公司副總裁Babak Samimi表示：“四個新META-DX2+以太網(wǎng)PHY的推出表明我們致力于支持行業(yè)過渡到由我們的META-DX重定時器和PHY產(chǎn)品組合提供支持的112G PAM4連接。結(jié)合我們的META-DX2L重定時器，我們現(xiàn)在提供完整的芯片組，可滿足從重定時、變速箱到高級PHY功能的所有連接需求。通過提供硬件和軟件空間兼容性，我們的客戶可以在其企業(yè)、數(shù)據(jù)中心和服務(wù)提供商交換和路由系統(tǒng)中利用架構(gòu)設(shè)計，從而提供包括端到端安全性、多速率端口聚合和通過軟件訂閱模型的精確時間戳等按需付費的高級功能?！?

  META-DX2+的可配置1.6T數(shù)據(jù)路徑架構(gòu)，在其獨特的ShiftIO功能支持下，使其總齒輪箱容量和無中斷2:1保護開關(guān)多路復用器模式比緊隨其后的競爭對手高出2倍。靈活的XpandIO端口聚合功能在支持低速率流量時優(yōu)化了路由器/交換機端口的利用率。此外，這些設(shè)備還包括IEEE 1588類C/D精確時間協(xié)議(PTP)，支持5G和企業(yè)業(yè)務(wù)關(guān)鍵服務(wù)所需的精確納秒時間戳。通過提供一系列與封裝兼容的重定時器和具有加密選項的高級PHY，Microchip使開發(fā)人員能夠擴展他們的設(shè)計，以基于通用電路板設(shè)計和軟件開發(fā)套件(SDK)添加MACsec和IPsec。

  META-DX2+的差異化功能包括：

  - 2個800GbE、4個400GbE和16個100/50/25/10/1GbE MAC/PHY集成1.6T MACsec/IPsec引擎，可從數(shù)據(jù)包處理器中卸載加密，因此系統(tǒng)可以更輕松地擴展到更高帶寬并提供端到端安全性;
  - 與需要兩個設(shè)備來提供相同的1.6T變速箱和無中斷2:1多路復用器模式的競爭解決方案相比，節(jié)省超過20%的電路板;
  - XpandIO支持通過高速以太網(wǎng)接口對低速以太網(wǎng)客戶端進行端口聚合，針對企業(yè)平臺進行了優(yōu)化;
  - ShiftIO功能與高度可配置的集成交叉點相結(jié)合，可實現(xiàn)外部交換機、處理器和光學器件之間的靈活連接;
  - 具有48或32個支持長距離(LR)的112G PAM4 SerDes的設(shè)備變體，包括優(yōu)化功率與性能的可編程性;
  - 支持AI/ML應(yīng)用的以太網(wǎng)、OTN、光纖通道和專有數(shù)據(jù)速率。

  650 Group創(chuàng)始人兼技術(shù)分析師Alan Weckel表示：“隨著行業(yè)向高密度路由器和交換機的112G PAM4串行生態(tài)系統(tǒng)過渡，線速加密和端口容量的有效使用變得越來越重要。Microchip的META-DX2+系列將在支持MACsec和IPsec加密、通過端口聚合優(yōu)化端口容量以及靈活地將路由/交換芯片連接到多速率400G和800G光學器件方面發(fā)揮重要作用?！?

  與META-DX2L重定時器一樣，新系列META-DX2+ PHY可與Microchip的PolarFire FPGA、ZL30632高性能PLL、振蕩器、穩(wěn)壓器和其他已作為系統(tǒng)預(yù)先驗證的組件一起使用，以提供幫助加快設(shè)計投入生產(chǎn)。

  META-DX2+系列預(yù)計將于2022年第四季度提供樣品。

  原文：Microchip Unveils Industry’s First Terabit-Scale Secure Ethernet PHY Family with Port Aggregation for Enterprise and Cloud Interconnect | Microchip Technology | https://www.microchip.com/en-us/about/news-releases/products/microchip-unveils-industry-s-first-terabit-scale-secure-ethernet